Samsungファウンドリーは先端プロセス技術、優れたIP、
先端パッケージング、最先端の設計を始めとする包括的なソリューションで、非常に複雑なHPCプラットフォームを支援します。
グローバルな革新が加速するなか、
AIや5G技術が急激に発展し、
より複雑なワークロードと分析を処理しています。
このような要求事項を満たすためにエンタープライズおよび超大型クラウドデータセンター、コミュニケーションとネットワークプラットフォームは、グローバル業界における要となりました。 したがって、コンピューティングパワーと性能、遅延時間、帯域幅、機能については妥協せずに、効率的に規模を拡大する必要があります。
サムスンファウンドリーは業界の勢力図を変えるようなコンピューティング集約型の高性能ソリューションを設計し、
お客様に優れた専門性を提供するという重要な役割を担っています。 技術の革新と製造における卓越性に対するサムスンファウンドリーの約束は、迅速に進化するモバイル、AI、ネットワーク、性能、ストレージ分野で最も信頼されるファウンドリープロバイダーになるという目標のもと、実現されます。 サムスンファウンドリーは
向上した次世代のシステムオンチップ(SoC)と
マルチチップモジュールのプラットフォームに
円滑に統合され、強力かつ信頼できる革新的な技術を提供するために最善を尽くしています。
サムスンファウンドリーは大量生産能力や最高を目指すための努力を基に、顧客製品の寿命サイクルの全段階においてお客様の要求を満たすように製品規模を拡大しており、揺るぎない地位を維持しています。 新製品ラインに対して定期的に投資を行い、先端EUV(超紫外線)ノードに対する適切な生産能力を保証します。
サムスンファウンドリーはCPUとGPUエンジン、ニューラルネットワーク、ストレージとメモリーチップだけでなく、様々なインタフェースと接続ソリューションを提供する技術を通じて、引き続きHPCとAI、先端ネットワークプラットフォームを支援してまいります。
次世代のプラットフォームをサポートするサムスンファウンドリーのコア技術:
費用対効果の高い
最先端のプロセスノード技術
先端パッケージングおよび
チップレット集積
設計サービスとOSATのための柔軟なビジネス参加モデル
業界を牽引するパートナーと共同開発した、
使いやすさが証明されたIP
接続
ソリューション
先端ストレージおよび
メモリーソリューション
インタフェースPHY: PCIe、イーサネット、USB、マルチプロトコルSerDes
チップツーチップ(C2C): PCIe、CXL、CCIX、56/112G SerDes(MR/LR)
ダイツーダイ(直列): 56/112G SerDes(XSR/VSR)、特許
ダイツーダイ(並列): HBMと類似、HBI、BoW、特許
I-Cube: 2.5Dシリコンインターポーザ(Si-Interposer)
R-Cube: 2.5D RDLインターポーザ
X-Cube: 3DIC
H-Cube: ハイブリッドソリューション
標準セル
メモリーコンパイラ: SRAM/TCAM
セキュリティ: PUFおよびTRNG
先端プロセス技術
広範囲のDTCOと高性能で低電力のライブラリ
最適化された金属スタック
性能強化キット
革新の先頭に立つサムスンファウンドリーは業界を牽引し、現在と未来のプラットフォームを支援するFinFETおよびEUV(超紫外線)のプロセス技術を初めて開発しました。 サムスンファウンドリーのテクノロジー専門家が多種多様なFinFETおよびEUV技術のポートフォリオを提供し、お客様のアプリケーションに適切なプロセスノードを選択できるようお手伝いします。 サムスン電子は、お客様のシリコン分野での成功に必要な性能や電力、帯域幅、品質と精度を常に確保できるように、次世代の最先端GAA(ゲートオールアラウンド)技術に継続して投資を行っています。
サムスンファウンドリーのプロセスは、より優れた性能を保証するためにトランジスタとスタンダードセルでさらなる最適化が進められています。 最適化の段階には、柔軟な金属スタックオプションと性能強化キットをはじめ、高性能なトラックライブラリが含まれます。 また、このプロセスノードはシリコン生産量の増加に伴うすべてのファウンドリーサービスとサプライチェーンを支援します。
数百万個のウェハが
処理済み
数百万個のウェハが
処理済み
リード顧客と
最先端の
大量生産
次世代の
プロセス
高性能トランジスタ
uLVTを始めとするマルチVtサポート
性能比での電力規模を調整するためのオーバードライブ支援と超低Vminのサポート
SRAM
レジスターファイル
TCAM
技術 | コンピューティング/グラフィック | データセンターおよびエンタープライズ | |||||
---|---|---|---|---|---|---|---|
N/W | AI | ストレージ | |||||
エンタープライズ | データセンター | トレーニング | インタフェース | エンタープライズ | データセンター | ||
プロセス (推奨) |
5ナノ、4ナノ、 3ナノGAA |
14/11ナノ、 10/8ナノ |
5ナノ、4ナノ、 3ナノGAA |
5ナノ、4ナノ、 3ナノGAA |
8ナノ、5ナノ | 14/11ナノ 10/8ナノ、5ナノ |
ムスンファウンドリーは、お客様が求める性能に対して最適化された、優れたIPポートフォリオを幅広く保有しています。
このポートフォリオはお客様の性能集約型アプリケーションに合わせて設計された
専用IPとファンデーションIPで構成されています。
さらに、ファンデーションIPは性能におけるお客様の要求事項を十分満たせるように最適化されています。
IP | 14ナノ/11ナノ | 10/8ナノ | 5ナノ | 4ナノ | |
---|---|---|---|---|---|
ADAS | SerDes | チェックマーク | チェックマーク | チェックマーク | チェックマーク |
D2D | チェックマーク | チェックマーク | |||
PCIe | チェックマーク | チェックマーク | チェックマーク | チェックマーク | |
イーサネット | チェックマーク | チェックマーク | チェックマーク | チェックマーク | |
IVI | LPDDR | チェックマーク | チェックマーク | チェックマーク | チェックマーク |
DDR | チェックマーク | チェックマーク | チェックマーク | チェックマーク | |
GDDR | チェックマーク | チェックマーク | チェックマーク | チェックマーク | |
HBM | チェックマーク | チェックマーク | チェックマーク | チェックマーク | |
アナログIP | チェックマーク | チェックマーク | チェックマーク | チェックマーク | |
SRAM、TCAM | チェックマーク | チェックマーク | チェックマーク | チェックマーク |
変化のスピードが著しい市場において、速度と生産性は重要です。 サムスンファウンドリーのお客様は、その変化に迅速に適応するためのサポートと迅速な統合を保証し設計サイクルを短縮して生産性を高める弊社の能力と共に、お客様のテープアウトや生産性に基づいて、サムスンファウンドリーの効果を評価しています。 そこで、サムスンファウンドリーでは、お客様が設計しやすく、サイクルを最適化できるように、設計支援プラットフォームを構築しました。
完璧なプロセス設計キット(PDK)ファイルセット
すばやく設計を始められるようにダウンロード可能な
ノード別のデザインフロー方法
完璧なライブラリとIP
完璧なライブラリとIP
すばやく設計を始められるようにダウンロード可能な
ノード別のデザインフロー方法
サムスンファウンドリーは、主な設計支援とIPパートナーとの緊密な協力によってツールを最適化し、設計の生産性を高めます。
また、SAFE-QEDAおよびEDA認証プログラムを通じて、IPと顧客設計がサムスンファウンドリーのプロセスや
パッケージング技術の要求事項を満たすようにすることで、設計とシリコンの成功率を高めます。
これに加え、サムスンファウンドリーの設計支援パートナーは、
システムレベルの設計、人工知能、電子設計自動化の融合により、
ワンランク上の設計の最適化を可能にするコンピューティングソフトウェアの新たな流れを受け入れています。
このすべての最適化作業は、強力かつ信頼できる設計支援プラットフォームを提供し、
サムスンファウンドリーの5ナノEUVプロセス、3D IC、
そして近々リリース予定のGAAのような最新技術を採用する場合、特に必須となります。
DK/PDK(*) | データセンターおよびエンタープライズ | ||||
---|---|---|---|---|---|
ANSYS | Cadence | Siemens EDA | Synopsys | その他 | |
SPICE | チェックマーク | チェックマーク | チェックマーク | ||
Pセル | チェックマーク | チェックマーク | |||
DRC/アンテナ | チェックマーク | チェックマーク | チェックマーク | ||
ダミーの挿入 | チェックマーク | チェックマーク | チェックマーク | ||
LVS | チェックマーク | チェックマーク | チェックマーク | ||
RC抽出 | チェックマーク | チェックマーク | チェックマーク | ||
IR/EM | チェックマーク | チェックマーク | チェックマーク | ||
DFM | チェックマーク | チェックマーク | チェックマーク |
DK/PDK(*) | データセンターおよびエンタープライズ | ||||
---|---|---|---|---|---|
ANSYS | Cadence | Siemens EDA | Synopsys | その他 | |
RTL | チェックマーク | Arteris IP | |||
合成 | チェックマーク | チェックマーク | |||
DFT | チェックマーク | チェックマーク | チェックマーク | ||
PD/STA | チェックマーク | チェックマーク | |||
PV/承認 | チェックマーク | チェックマーク | チェックマーク | ||
IR/EM | チェックマーク | チェックマーク | チェックマーク |
すべての高性能設計では採用のしやすさと高速な集積が必須です。 サムスンファウンドリーは、お客様がIP、設計サービス、設計支援、実現パートナーの包括的なエコシステムが利用できるように支援します。 SAFE™プログラムは、このようなパートナーシップの枠組みを提供するものです。
主な電子設計自動化(EDA)ベンダーが提供する最上のリファレンスフロー
標準セル、メモリーコンパイラ、I/Oインタフェースの包括的なライブラリ
混合信号、周辺機器、マルチメディアのコア、インタフェースを含む広範囲のIPポートフォリオ
デザインフローの歩留まりを上昇処理するための製造予測デザインソリューション
先端パッケージングおよびテスト
デザインサービスパートナー
クラウド設計支援
OSAT
高性能コンピューティングとネットワークを必要とする新たな時代の設計者は、システム性能の要件を満たすために集積システム
オンチップ(SoC)という難題に向き合っています。 そして、こうした制約を克服すると同時に、
お客様に最適のコストで
様々なポートフォリオを提供するための
新しいパッケージング技術とビジネスモデルを
開発し、リリースしています。
ハンドオフモデル: COT(Customer Owned Tooling、顧客所有ツール)、COPD(Customer Owned Physical Design、顧客所有デザイン)
お客様はサムスンファウンドリーのパッケージングオプション、またはAmkorのようなOSATパートナーが提供するオプションを選ぶことができます。
I-Cube:
2.5Dシリコンインターポーザ(Si-Interposer)
R-Cube:
2.5D RDLインターポーザ
X-Cube:
3DIC
H-Cube:
ハイブリッドソリューション
サムスンファウンドリーは300ナノのシリコン貫通電極(TSV)を搭載したシリコンインターポーザ(Si-Interposer)ウェハを製造します。 どのシリコンインターポーザ(Si-Interposer)形式を使用するかによって、2種類の組み立てプロセスを使い分けます。 CoS(Chip on Substrate)と CoW(Chip on Wafer)です。 CoSプロセスでは、シリコンインターポーザウェハの裏面を研削した後に切断して、シリコンインターポーザチップを作ります。 このチップをパッケージ基板の上に組み立てます。 そして、ロジックデバイスとHBMモジュールをその上に搭載します。 CoWプロセスでは、ウェハレベルでモールディング、研削、切断を経て、裏面が研削されたシリコンインターポーザウェハにロジックデバイスとHBMモジュールを搭載し、モールディングされたシリコンインターポーザのダイとデバイスをパッケージ基板に搭載します。 CoSは中間テストを実施するという大きなメリットがあります。 中間テストでは、HBMモジュールを搭載する前に、欠陥のあるインターポーザやロジックチップを選り分けます。 CoWの主なメリットは規模が大きいことです。 CoWではより大規模なシリコンインターポーザを使用できます。 CoSは低コストの2.5Dパッケージを開発する際に役立ち、CoWはより多くのHBMモジュールを搭載した2.5Dパッケージを開発する際に有用です。 サムスンファウンドリーはI-Cube™の品質要件を見事に満たしており、様々な規模のインターポーザとHBMモジュール、パッケージを提供しています。 現在、先端ロジックチップと最大4個のHBMモジュールを集積する2x(1,600mm2)シリコンインターポーザを実装した2.5Dパッケージは、品質要件を完全に満たした形で生産可能です。 4個以上のHBMモジュールと300nF/mm2 ISC™(結合スタックキャパシタ)を集積する大きなシリコンインターポーザを実現した、さらに規模の大きい2.5Dパッケージを現在開発中です。
R-Cube™は「Chip-last」として知られているRDL優先プロセスです。 通常、RDLレイヤーはR-Cube™プロセスの初期にキャリアの上に作られます。 レイヤーを最後に製造すれば、チップを先に製造するプロセスよりも総TATを短縮することができます。 また、RDLを後から作ることで、良好と判断されたASICとHBMをRDLレイヤーに搭載できます。 RDLインターポーザは、シリコン貫通電極(TSV)のないソリューションであるため、低コストの選択肢という大きなメリットがあります。 また、RDLインターポーザは構造の間で非常に小さな信号を発信するのでSerDesシグナル・インテグリティ(SI, Signal Integrity)が向上し、RDL金属の厚さによりメモリーのSIも優れています。 ほかにも、低損失の誘電体材料を使用しているため、誘電体の損失が抑えられます。 RDLインターポーザは、幅とラインの間隔が精巧でルーティングの干渉が少なく、より柔軟な設計を提供することができます。 サムスンファウンドリーは、TSVがなく、ラインと間隔の幅が2/2umで、4個のHBMモジュールを集積する大型インターポーザ(~1,600mm2)を搭載した2.5D RDLインターポーザ技術を開発しています。
この3つの技術を組み合わせることで、高密度の集積と規模の拡大とともに、電力効率の改善と遅延時間の短縮が可能になります。 サムスンファウンドリーは、高帯域幅メモリ(HBM, High Bandwidth Memory)、CMOSイメージセンサー(CIS)製品のように、競争力があり信頼性の高いマイクロバンプ3DIC製品の提供において、業界をリードしています。 サムスンファウンドリーは、AI推論のような低電力3DICアプリケーションに適したマイクロバンプCoW技術と、ロジックTSVプロセス設計キット(PDK)を使用して、7LPPロジックダイと7LPP SRAMダイの間に広帯域幅および低遅延のSRAMインターフェイスを構築しました。 サムスンファウンドリーの専門性と高速・大量の生産能力を活かせば、初期段階から歩留まりの高い生産が可能です。 低電力3DICアプリケーションに適したマイクロバンプCoWとTSVをもとに、大量生産能力を備えています。 バンプのないハイブリッドダイツーウェハ(D2W)の技術開発にも取り組んでいます。
H-Cube™は、インターポーザと微細なピッチ基板、モジュール基板で構成されています。 サムスンファウンドリーは、コスト面で効率的なハイブリッド(マルチチップモジュール、2.5D、5.5D)ソリューションを大規模なパッケージで提供するために、このソリューションを開発しました。 微細なピッチ基板のBGAボールピッチが1mmから0.4mm未満に縮まったことで、サイズをさらに小さくでき、費用効率はさらに高まります。 基板が小さいほうが価格が安くなるからです。 微細なピッチ基板の下に配置されたモジュール基板は、仕様が緩和され、微細なピッチ基板よりサイズは大きめで(最大200x200mm2)、費用は少なくて済みます。 H-Cube™の主なメリットは、費用効率、大きなパッケージサイズ、柔軟な集積度です。 ハイブリッド基板は、パッケージの大きさが同じ単一の微細なピッチ基板よりも費用効率が高くなります。 パッケージが大きければ大きいほど、I/Oの数、またはキャパシタ、PMIC、GDDRなど追加の構成要素の機能によって拡張性が高まります。 サムスンファウンドリーは、6個のHBMモジュールを集積する大型シリコンインターポーザを実現した大型ハイブリッドパッケージ(85x85mm2)ソリューションを開発しています。